Doka avatar

Журнал Эмбеддед-Инженера

О микроэлектронике, радиотехнике и хобби

Xilinx Vivado: комфортный билд в CLI

Как разукрасить проплывающие серые логи EDA?

Dmitry Murzinov

Наконец дошли руки сделать то, что так не хватало в ежедневном рутинном разглядывании серых логов - разукрашку логов вивадо, работающую в рантайм. Перепробовав некоторое количество вариантов (ccze, awk, multitail), остановился на sed.

Тренды разработки FPGA-отладок в 2020г

О том, когда размер имеет значение

Dmitry Murzinov

Какой-то тренд в последнее время на выпуск мини-, мико- и даже нано-плат для FPGA, моду тут задал ICEstick от Lattice, но неужели эволюция нас отбросила обратно в нулевые, когда мужчины мерялись телефонами (у кого меньше) ?!..

Об отладке прототипа SoC

Собственный опыт и эпохи отладки железа

Dmitry Murzinov

Более 10ти лет назад когда FPGA были недостаточно большими для одновременного размещения там достаточно жирного IP (ЦОС) и CPU, мы разработали кастомный комбайн для РоС в реальном окружении:

Последние записи

Разделы