В докладе затрагивается тема современного железа для построения ускорителей криптографических функций на ПЛИС. На примере конкретных криптоалгоритмов рассматриваются требования к реализации на ПЛИС, затрагиваются особенности реализации. Раскрываются различные методики и подходы по оптимизации криптоакселераторов на FPGA.

В некоторых докладах, например Рудской В. Российские криптографические стандарты: функции хэширования, блочные шифры и режимы их работы слышны цифры что на Си под 64битный линукс удаётся достичь скорости шифрования до 130 МБайт/с. Теперь подсчитаем экономную реализацию (некий tradeoff между утилизацией логики и скорострельностью алгоритма), притом примем для прстоты все фазы расчета ключа выполненными: